Veranstaltung

Heutzutage ist es möglich, mehrere Milliarden Transistoren auf einem einzigen Chip zu integrieren und damit komplette SoCs (Systems-On-Chip) zu realisieren. Der Trend, mehr und mehr Transistoren verwenden zu können, hält ungebremst an, so dass die Komplexität solcher Systeme ebenfalls immer weiter zulegen wird. Computer werden vermehrt ubiquitär sein, das heißt, sie werden in die Umgebung integriert sein und nicht mehr als Computer vom Menschen wahrgenommen werden. Beispiele sind Sensornetzwerke, "Electronic Textiles" und viele mehr. Die physikalisch mögliche Komplexität wird allerdings praktisch nicht ohne weiteres erreichbar sein, da zur Zeit leistungsfähige Entwurfsverfahren fehlen, die in der Lage wären, diese hohe Komplexität zu handhaben. Es werden leistungsfähige ESL Werkzeuge ("Electronic System Level Design Tools"), sowie neuartige Architekturen benötigt werden. Der Schwerpunkt dieser Vorlesung liegt deshalb auf high-level Entwurfsmethoden und Architekturen für Eingebettete Systeme. Da der Leistungsverbrauch der (meist mobilen) Eingebetteten Systeme von entscheidender Bedeutung ist, wird ein Schwerpunkt der Entwurfsverfahren auf dem Entwurf mit Hinblick auf geringem Leistungsverbrauch liegen.

Termine für mündliche Prüfungen bitte unter exam-ces@ira.uka.de erfragen.

Der/Die Studierende erlernt Methoden zur Beherrschung von Komplexität und wendet diese Methoden auf den Entwurf eingebetteter Systeme an. Er/Sie beurteilt und wählt spezifische Architekturen für Eingebettete Systeme. Weiterhin erhält der/die Studierende eine Einführung zu aktuellen Forschungsthemen.