This page in EN

Veranstaltung

Optimierung und Synthese Eingebetteter Systeme (ES1) [WS192424143]

Typ
Vorlesung (V)
Semester
WS 19/20
SWS
2
Sprache
Deutsch
Termine
15

Dozent/en

Einrichtung

  • KIT-Fakultät für Informatik

Bestandteil von

Veranstaltungstermine

  • 16.10.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 23.10.2019 15:45 - 17:15 - Room: 50.34 Raum -120
  • 30.10.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 06.11.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 13.11.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 20.11.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 27.11.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 04.12.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 11.12.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 18.12.2019 15:45 - 17:15 - Room: 50.34 Raum -101
  • 08.01.2020 15:45 - 17:15 - Room: 50.34 Raum -101
  • 15.01.2020 15:45 - 17:15 - Room: 50.34 Raum -101
  • 22.01.2020 15:45 - 17:15 - Room: 50.34 Raum -101
  • 29.01.2020 15:45 - 17:15 - Room: 50.34 Raum -101
  • 05.02.2020 15:45 - 17:15 - Room: 50.34 Raum -101

Anmerkung

Ein Eingebettetes System ist ein elektronisches Computersystem, das in ein umgebenes System eingebettet ist, z.B. ein Fahrerassistenzsystem im Auto oder die Regelung einer Stellgröße (Kühlschranktemperatur, Druck in einem Kraftwerk, Motor eines Roboters etc.). Die kostengünstige und fehlerfreie Entwicklung Eingebetteter Systeme stellt eine nicht zu unterschätzende Herausforderung dar, welche einen immer stärkeren Einfluss auf die Wertschöpfung des Gesamtsystems hat. Besonders in Europa gewinnt der Entwurf Eingebetteter Systeme in vielen Wirtschaftszweigen, wie etwa dem Automobilbereich oder der Automatisierung, eine immer gewichtigere wirtschaftliche Rolle, so dass sich eine Reihe von namhaften Firmen mit der Entwicklung Eingebetteter Systeme beschäftigt.

Die Vorlesung befasst sich umfassend mit allen Aspekten der Entwicklung Eingebetteter Systeme auf Hardware-, Software- und Systemebene. Dazu gehören vielfältige Bereiche wie Modellierung, Optimierung und Synthese der Eingebetteten Systeme.

Prüfungen:

Prüfungsnummer: 7500085

Für Prüfungstermine bitte das Formular auf unserer Homepage ausfüllen:
http://ces.itec.kit.edu/972.php

Nachweis: Die Erfolgskontrolle erfolgt in Form einer mündlichen Prüfung im Umfang von i.d.R. 25-30 Minuten nach § 4 Abs. 2 Nr. 2 SPO.

Lehrinhalt:
1. Einführung
2. Übersicht Systementwurf
3. Hardwarebeschreibung und Simulation
4. High-Level Synthese
5. Logik-Synthese
6. Zieltechnologien
7. Layout-Synthese
8. Field Programmable Gate Arrays (FPGAs)
9. Mikrocontroller und DSPs

Arbeitsaufwand: 90 Std.

Zielgruppe: Masterstudierende

Lernziele: Die Studierenden können Eingebettete Systeme entwickeln und kennen die besonderen Randbedingungen des Entwurfs. Sie wissen, wie man mithilfe von Hardwarebeschreibungssprachen eigene Hardware spezifiziert, synthetisiert und optimiert. Sie kennen die möglichen Zieltechnologien für die Hardware- und Softwareteile des Entwurfs, mit ihren jeweiligen Vor- und Nachteilen.